

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 63152155 A

(43) Date of publication of application: 24.06.88

(51) Int. CI

H01L 21/94 H01L 21/76

(21) Application number: 61300674

(22) Date of filing: 16.12.86

(71) Applicant:

**8HARP CORP** 

(72) Inventor:

**TATEWAKI YOICHI** 

TSUBAKIYAMA MITSUHIRO


# (54) MANUFACTURE OF SEMICONDUCTOR DEVICE


(57) Abstract

PURPOSE: To reduce an element isolation region and simultaneously prevent generation of damage in a substrate, by performing selective oxidation after forming the offset of an Si<sub>3</sub>N<sub>4</sub> film wherein an SiO thin film is formed for an Si substrate.

CONSTITUTION: An  $SIO_2$  12, and  $SI_3N_4$  13 and an SiO<sub>2</sub> 14 are stacked on a P-type Si substrate 11. A mask is formed, RIE is performed, an SiO2 thin film 15 is arranged, and an Si<sub>3</sub>N<sub>4</sub> thin film 16 and an SiO<sub>2</sub> film 17 are deposited. Then a sidewall 17' of SiO2 is formed by RIE, and the SI<sub>3</sub>N<sub>4</sub> 16 and the SIO<sub>2</sub> 15 are eliminated by etching. The SIO2 14 and the sidewail 17 are subjected to wet etching, and an offset 16' of the SI3N4 film is formed. Thus an offset of Si3N4 is formed which has the SiO<sub>2</sub> thin film 15 as a buffer layer arround a prearranged element isolation region. After a P-type inversion protection layer-18 is formed by implanting ions, a field oxide film 19 is formed by wet oxidation. By this constitution, the element isolation region can be reduced, and damages do not generate in the substrate.

COPYRIGHT: (C)1988, JPO& Japio





BEST AVAILABLE COPY

19日本国特許庁(JP)

⑪特許出願公開

# ⑩ 公 開 特 許 公 報 (A)

昭63 - 152155

⑤Int.Cl.⁴

識別記号

庁内整理番号

匈公開 昭和63年(1988)6月24日

H 01 L 21/94 21/76 6708-5F M-7131-5F

審査請求 未請求 発明の数 1 (全3頁)

図発明の名称 半導体装置の製造方法

②特 願 昭61-300674

- 29出 願 昭61(1986)12月16日

⑫発 明 者 帯 刀

洋 一

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

邳発 明 者 椿 山

光宏

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

⑪出 願 人 シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

20代 理 人 弁理士 杉山 毅至 外1名

明 細 雪

1. 発明の名称

半導体装置の製造方法

- 2. 特許請求の範囲
  - 1. シリコン窒化膜から成るオフセットを形成した後、選択酸化を行なって素子分離用フィールド酸化膜を形成する、半導体装置の製造方法に於いて、上記オフセットとシリコン基板との間に薄いシリコン酸化膜を設ける構成としたことを特徴とする、半導体装置の製造方法。
- 3. 発明の詳細な説明

<産業上の利用分野>

本発明は半導体装置の製造方法に係り、特に、 選択酸化による徴細な案子分離領域の形成方法に 関するものである。更に述べるならば、本発明は、 パーズピーク伸長抑制のための、シリコン窒化膜 から成るオフセットを設ける構成の案子分離領域 形成方法の改良に関するものである。

<従来の技術>

第2図(a)~(e)は従来の製造方法の主要工程段階

に於ける状態を示す断面図である。

シリコン基板 1上に熱酸化膜 2を形成した後、 シリコン窒化膜3、シリコン酸化膜4を順次堆積 し、マスク形成、反応性イオンエッチングにより、 素子領域予定領域上に、熱酸化膜2、シリコン窒 化膜 3 、シリコン酸化膜 4 のパターンを形成する (第2図(a))。続いて、薄いシリコン窒化膜 5、 シリコン酸化膜 6 を堆積する (第2図(b),)。反応 :性イオンエッチングにより景子領域予定領域周辺 -にシリコン酸化膜のサイドウォール 6′を形成し、 続いて、このサイドウォール 6<sup>′</sup> 及びシリコン飲 化膜 4 をマスクとしてシリコン窒化膜 5 をエッチ ングする ( 第 2 図(c) )。 シリコン酸化膜 4 とシリ コン酸化膜のサイドウォール 6′をウェットエッ チングにより除去し、シリコン窒化膜のオフセッ 分離予定領域の周囲にシリコン窒化駅のオフセッ トが形成された状態となる。しかる後、スチーム 雰囲気中で選択酸化を行ない、フィールド酸化源 7 を形成する(第2図(e))。

## 一く発明が解決しようとする問題点>

しかしながら、上記従来の製造方法には以下に 示す問題点があった。すなわち、従来の方法では、 案子分離領域端の形状が急襲になり、 基板に損傷 が生じ易いという問題点があった。

本発明は上記問題点を解決することを目的とし ているものであり、素子分離領域幅を縮小しなが らも、適度のパーズピークを形成させ、これによ って、素子分離領域端の形状を緩やかにし、損傷 発生の低減化を達成した半導体装置製造方法を提 供するものである。

# <問題点を解決するための手段>

その下面、すなわち、シリコン基板との間に薄 いシリコン酸化膜を有する、シリコン窒化膜のオ フセットを形成し、その後、選択酸化を行なって 案子分離領域を形成する。

# <作 用>

上記標成とすることにより、適度のパーズピー クが形成され、素子分離領域端の形状が緩やかに たる。

14とシリコン酸化膜のサイドウォール17′をウ ェットエッチングにより除去し、シリコン窒化膜 のオフセット 16'を形成する(第1図(f))。この 結果、素子分離予定領域の周囲に、薄い熱酸化膜 4. 図面の簡単な説明 15をパッファ層として持つシリコン窒化膜のオー、 フセットが形成される。途中、第1図(e)の段階で、 フィールド反転防止のために、不純物、例えば □ B+ をイオン注入する(18:P型反転防止層)。 図である。 しかる後、スチーム雰囲気中で選択酸化を行い、 フィールド酸化膜19を形成する(第1図㎏)。 以下、図示しないが通常の工程に従い、フィール ド酸化類19で囲まれた案子領域に案子を形成し て半導体装置を形成する。

# く発明の効果>

以上詳細に説明したように、本発明の半導体装 置製造方法は、シリコン基板との間に薄いシリコ ン酸化膜を有するオフセットを形成した後、選択 酸化を行って、衆子分離領域を形成するようにし たことを特徴とするものであり、本発明によれば、 菜子分離領域の縮小化を達成できると同時に、基

## <実施例>

以下、奥施例に基づいて本発明を詳細に説明す る。

第 | 図(a) - (g) は本発明の一奥施例の主要工程段 、階に於ける状態を示す断面図である。

まず、P型シリコン基板 I 1上に熱酸化膜 1 2 を形成した後、シリコン窒化膜13、シリコン酸 化膜14を順次堆積する(第1図(a))。続いて、 マスク形成、反応性イオンエッチングにより、案 子領域予定領域上に、熱酸化膜12、シリコン窒 化膜13及びシリコン酸化膜14のパターンを形 成する(第1図(b))。次いで、薄い熱酸化膜15 を形成し、薄いシリコン窒化膜 1 6、シリコン酸 化膜17を堆積する(第1図(c))。反応性イオン エッチングにより素子領域予定領域の周辺にシリ コン酸化膜のサイドウォール17'を形成する(第 1図(d))。続いて、シリコン酸化膜のサイドウェ ール 17'とシリコン酸化膜 1 4 をマスクとして、 シリコン窒化膜16と薄い熱酸化膜15をエッチ ングする(第1図(e))。続いて、シリコン酸化膜

板中の損傷発生も防止することができる、きわめ て有用な半導体装置製造方法を提供することがで きるものである。


第 I 図(a)乃至(g)は本発明に保る案子分離領域形 成工程を工程順に示す断面図、第2.図(a)乃至(e)は 従来の素子分離領域形成工程を工程順に示す断面


### 符号の説明

11:P型シリコン基板、12:熱酸化膜、 113:シリコン盤化膜、14:シリコン酸化膜、 15:薄い熱酸化膜、16:薄いシリコン窒化膜、 16':シリコン窒化膜のオフセット、17:シリ コン酸化膜、17':シリコン酸化膜のサイドウェ ール、18:P型反転防止層、19:フィールド 酸化膜。

代理人 弁理士 杉 山 縠 至(他1名)

# 特開昭63-152155(3)





第2图